

AULA:

1. Teoria

Descrivere le principali caratteristiche di un dispositivo FPGA basato su SRAM. Disegnare lo schema di principio di un tipico blocco logico (CLB).

AULA:

2. Progetto Sistema Digitale

E' dato lo schema completo di un sistema digitale. Esso rappresenta un circuito per il filtraggio digitale di un segnale proveniente da un sensore (**SENS**). I campioni del sensore, opportunamente digitalizzati, viaggiano sulla linea seriale **SENS**, sincrona con il clock, ovvero le transizioni avvengono sul fronte di discesa ed ogni bit ha la durata di un periodo di clock. La frequenza con cui arrivano i campioni (cioè la frequenza di campionamento), è molto inferiore rispetto alla frequenza di clock del sistema (**CLK**). Ogni campione è formato da 8 bit, che viaggiano in un pacchetto così composto: **1|D0|...|D7|0**. La macchina a stati MSF1 memorizza il campione n-esimo nel registro Serial-Input-Parallel-Output (SIPO); tale campione sarà successivamente elaborato da un'unità costituita da: un sommatore, da un moltiplicatore e da un accumulatore (PIPO); in particolare il sistema deve eseguire il filtraggio di 16 campioni ed inserire il risultato finale nel registro PISO al termine dell'elaborazione. In pratica tale unità realizza la seguente funzione (filtro passa-basso):

$$y(n+1) = (1/4)*y(n) + x(n)$$

Da specifiche di sistema, è noto che il ritardo del blocco sommatore+moltiplicatore è pari a 32 periodi di clock (ovvero il tempo che trascorre da quando il dato è valido in uscita al SIPO a quando il risultato è valido in uscita al sommatore è pari a 32 cicli di clock). MSF1 è avvisata dell'arrivo di 16 nuovi campioni dall'attivazione (transizione 0→1) di un segnale **STROBE**. All'arrivo di un nuovo blocco di 16 campioni il registro PIPO deve essere azzerato per memorizzare il risultato della nuova elaborazione. Al termine dell'elaborazione MSF1 avvisa la macchina MSF2 che il dato è valido in uscita al registro PIPO, opportunamente aggiornato mediante il segnale **EnPIPO**, attraverso un segnale **SYNC**, che rimane attivo per un ciclo di clock. MSF2 poi avrà il compito di trasmettere il pacchetto sulla linea di uscita **DOUT** mediante l'uso di un registro di tipo PISO.


Si richiede di:

1. ricavare il diagramma ASM della macchina a stati di controllo MSF1
2. disegnare il diagramma temporale che mostra il funzionamento del sistema (relativamente solo a MSF1) dall'arrivo di un segnale di RESET al ricevimento di due campioni.
3. scrivere il codice VHDL del blocco sommatore+moltiplicatore mediante una descrizione di tipo STRUTTURALE, nell'ipotesi di avere nella libreria "work" un componente FULL-ADDER ed un componente MULT che riceve in ingresso due vettori a 8 bit e restituisce un vettore a 16 bit. E' richiesto l'utilizzo dello statement GENERATE.
4. scrivere il codice VHDL di un file TEST-BENCH per la simulazione del dispositivo nell'ipotesi di disporre di un segnale di clock della frequenza di 100MHz, e di simulare l'arrivo di un blocco di 16 campioni (con frequenza di campionamento pari a 1MHz). Supporre che i 16 campioni abbiano i seguenti valori espressi in Base 10: 1, 12, 3, 4, 1, 5, 7, 2, 5, 10, 0, 12, 1, 2, 2, 6.

AULA:

NOTE:

- I valori ingresso al blocco sommatore-moltiplicatore devono restare stabili per il tempo necessario ad ottenere il dato in uscita (pari a 32 cicli di clock)
- Si suppone che non ci siano errori sulla linea **SENS**
- Trascurare eventuali situazioni di overflow sul registro PIPO
- **En** è il segnale di abilitazione del registro SIPO
- **RxRST**, **RstPIPO** sono i segnali di reset asincrono, in uscita a MSF1, collegati rispettivamente ai reset asincroni dei registri SIPO e PIPO.
- **EnPIPO** è il segnale, sincrono, di abilitazione del registro PIPO
- **TC (TC2)** è il segnale di fine conteggio di un contatore **CONT (CONT2)** modulo 32 (modulo 16) (ovvero $TC(TC2)=1$ quando $CONT-OUT(CONUNT-OUT2)=31$ (15), 0 altrimenti)
- **RST-CONT** è un segnale in uscita a MSF1 collegato al reset, asincrono, del contatore.
- **EN2** è collegato al segnale di ENABLE del contatore CONT2
- **Tutti i segnali di reset sono attivi ALTI**
- **Il segnale di CLK è comune a tutti i componenti**
- **NON è permesso aggiungere/togliere componenti/segnali.**



AULA:

